Тетрада MAIN

Общие сведения

Состав регистров

Прямые регистры

 Командные регистры

Константы

Непосредственные регистры

Описание

Тетрада MAIN предназначена для управления общими ресурсами ПЛИС ADM и начального тестирования ПЛИС.

Начальное тестирование ПЛИС

После загрузки прошивки или после сброса ПЛИС находится в тестовом режиме работы. В этом режиме чтение по любому адресу приводит к чтению регистра DATA. Тетрада содержит сдвиговый регистр, при чтении регистра DATA выводится текущее значение сдвигового регистра, регистр сдвигается на один разряд влево и в младший разряд помещается инверсное значение старшего разряда.
Получаемые значения:
    0000....0001
    0000....0011
    0000....0111
    0000....1111
    ............
    0111....1111
    1111....1111
    1111....1110
    1111....1100
По чтению регистра можно проверить подключение шины данных к процессору.
При записи по любому адресу в ПЛИС происходит запись младших разрядов шины адреса в сдвиговый регистр. Число записываемых разрядов адреса определяется базовым модулем, в остальные разряды сдвигового регистра записывается содержимое шины данных. При последующем чтении сдвигового возвращается значение шины адреса. В цикле производится запись по всем адресам и контроль каждого адреса, при этом проверяем подключение шины адреса.
Для переключения в рабочий режим требуется записать 1 в разряде 0 слова данных по любому адресу.
Для переключения в тестовый режим требуется записать 1 в разряде регистра DATA. При переключении между режимами сдвиговый  регистр устанавливается в 0.
После переключения  в рабочий режим проверяется формирование прерываний и чтение из регистра DATA в режиме DMA. Проверка производится для каждого канала DMA.

Если в рабочем режиме провести сброс FIFO, то это приведёт к обнулению сдвигового регистра, при этом ПЛИС останется в рабочем режиме.

Распределение прерываний и каналов DMA

Для распределения прерываний и каналов DMA предназначены регистры SEL0..SEL7.
Существует различие в назначении регистров при распределении прерываний и запросов DMA.

Прерывания:
Номер регистра определяет номер тетрады. Значение регистра определяет номер прерывания.

DMA:
Номер регистра определяет номер канала DMA. Значение регистра определяет номер тетрады.

Используемые прерывания, каналы DMA, режимы работы каналов DMA определяются базовым модулем. Конкретное назначение разрядов регистров SEL0..SEL7 приводится в описании конкретной прошивки ПЛИС.

Управление ресурсами

Регистр SYNX управляет разъёмом межмодульной синхронизации SYNX. Через этот регистр можно установить значение сигналов RDY0, RDY1, START_EN. В тестовом режиме возможно также управление сигналами SYNC0 и ENCODE;

Регистр MUX управляет мультиплексором стартовых компараторов. Значение мультиплексора определяет источник входного сигнала на компараторах.

Регистр THDAC управляет источником программируемых напряжений, который используется для установки порогов срабатывания компараторов и для формирования опорных уровней сигналов для субмодуля ADM. Запись в регистр возможно только при значении разряда CMD_RDY=1 в регистре STATUS.

Описание регистров тетрады MAIN

Регистры STATUS, IRQ_MASK, IRQ_INV

Разряды флагов FIFO всегда установлены в значение, которое соответствует FIFO заполненному наполовину.
Регистр STATUS показывает текущее значение флагов.
Регистр IRQ_MASK показывает  разряды регистра STATUS, по которым будет формироваться прерывание. Значение 1 в разряде регистра IRQ_MASK разрешает формирование прерывания от соответствующего разряда регистра STATUS.
Регистр IRQ_INV определяет инверсию условия прерывания. Значение 0 в разряде регистра IRQ_INV определяет формирование прерывания по значению 1 в разряде регистре STATUS.
Значение 1 в разряде регистра IRQ_INV определяет формирование прерывания по значению 0 в разряде регистра STATUS.

Регистр DATA

Разряды доступные для чтения

Разряды доступные для записи

 a - число используемых линий адреса в конкретной прошивке ПЛИС.
При записи в сдвиговый регистр в разряды (a-1)..0 будет записан адрес, по которому производится обращение. При установленном тестовом режиме, запись по любому адресу приводит к записи в регистр DATA.

Регистр MODE1

Регистр MODE1 предназначен для управления некоторыми общими ресурсами ПЛИС. Значение разрядов этого регистра определяется конкретной прошивкой ПЛИС.

Регистр TEST_MODE

Бит PSD включает режим формирования псевдослучайной последовательности. При каждом чтении в младший бит регистра вводится значение X[63] xor x[62] xor x[60] xor x[59].  После включения режима необходимо выполнить сброс FIFO тетрады. Начальное значение регистра после сброса  0x0002;

Регистр SYNX

Сигналы RDY0, RDY1 объединяются с соответствующими сигналами на других модулях по схеме "открытый коллектор". Значение 0 выставленное хотя бы на одном модуле, устанавливает значение 0. После загрузки ПЛИС или после сброса значение регистра 0. При этом сигналы RDY0 и RDY1 на разъёме SYNX установлены в значение 0. Это означает что модуль находится в состоянии "НЕ ГОТОВ".
Сигналы START_EN, SYNC0 формируется только если модуль находится в режиме "MASTER". Установка режима производится в разряде MASTER регистра MODE0.

Установка SYNX_TEST_MODE=1 переводит схему управления разъёмом SYNX в тестовый режим. В этом режиме сигналоми ENCODE и SYNC0 управляют соответствующие биты в регистре SYNX. При установке SYNX_TEST_MODE=0 сигнал ENCODE формирует узел тактирования и синхронизации тетрады, а сигнал SYNC0 управляется либо через регистр SYNX, либо внешней схемой. Это зависит от конкретной прошивки ПЛИС.

Регистр THDAC

Запись в регистр возможна только если установлен бит готовности: STATUS[CMD_RDY]=1.
Уровень напряжения, который будет установлен на выходе ИПН, определяется по формуле:

U=2.5X(DATA/128-1)  [В]

Регистр MUX

Регистр определяет источники сигналов, которые будут поданы на компараторы.
Обозначения сигналов:

EXTST - Сигнал внешнего старта. Подаётся через субмодуль ADM.
EXTCLK - Сигнал внешней тактовой частоты. Подаётся через разъём SDX.
CH0 - Сигнал канала 0 АЦП. Подаётся через субмодуль ADM.
CH1 - Сигнал канала 1 АЦП. Подаётся через субмодуль ADM.

Формирование сигналов EXTST, CH0, CH1 определяет субмодуль ADM.

Регистры SELx

Регистры выбора прерывания и канала DMA.  x - номер регистра 0..7

Используемые прерывания, каналы DMA, режимы работы каналов DMA определяются базовым модулем. Конкретное назначение разрядов регистров SEL0..SEL7 приводится в описании конкретной прошивки ПЛИС.

Регистр IRQENST

Регистр установки разрешения прерывания.

Запись 1 в регистр приводит к разрешению формирования соответствующего прерывания. Запись 0 не приводит к изменению состояния разрешения прерывания. Чтение из регистра возвращает состояние разрешения соответствующих линий прерывания.

Регистр IRQENCL

Регистр сброса разрешения прерывания.

Запись 1 в регистр приводит к сбросу разрешения  соответствующего прерывания. Запись 0 не приводит к изменению состояния разрешения прерывания.

Регистр SYNX_IN

Регистр SYNX_IN показывает текущее состояние разъёма SYNX. В отличие от регистра STATUS в регистр SYNX добавлен сигнал ENCODE.

Соответствие полям регистра SYNX возможных обозначений выводов разъема SYNX

Список версий тетрады