|
AMBPEX5_v20_SX50T_CORE
|
| adr_in (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| clk (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| data_cs (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| data_en (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| data_in (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| data_out (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| ieee (определено в cl_test0_v4) | cl_test0_v4 | [Library] |
| pr_reg(reset, reset_reg, tmode, clk) (определено в cl_test0_v4) | cl_test0_v4 | [Process] |
| pr_tmode(reset, clk) (определено в cl_test0_v4) | cl_test0_v4 | [Process] |
| pr_tmode1(clk) (определено в cl_test0_v4) | cl_test0_v4 | [Process] |
| reg (определено в cl_test0_v4) | cl_test0_v4 | [Signal] |
| reg_clr (определено в cl_test0_v4) | cl_test0_v4 | [Signal] |
| reg_en2 (определено в cl_test0_v4) | cl_test0_v4 | [Signal] |
| reg_sen (определено в cl_test0_v4) | cl_test0_v4 | [Signal] |
| reg_test_mode (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| reset (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| reset_reg (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| std_logic_1164 (определено в cl_test0_v4) | cl_test0_v4 | [Package] |
| test_mode (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| test_mode_init (определено в cl_test0_v4) | cl_test0_v4 | [Port] |
| tmode (определено в cl_test0_v4) | cl_test0_v4 | [Signal] |
| tmode1 (определено в cl_test0_v4) | cl_test0_v4 | [Signal] |
1.7.4