| 
    DS_DMA 
   | 
 
| atomic_lower (определено в trans) | trans |  [Signal] | 
| atomic_upper (определено в trans) | trans |  [Signal] | 
| C_DATA_WIDTH (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Generic] | 
| C_FAMILY (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Generic] | 
| C_REM_WIDTH (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Generic] | 
| C_STRB_WIDTH (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Generic] | 
| cfg_rdwr_lower (определено в trans) | trans |  [Signal] | 
| cfg_rdwr_upper (определено в trans) | trans |  [Signal] | 
| data_hold (определено в trans) | trans |  [Signal] | 
| data_prev (определено в trans) | trans |  [Signal] | 
| dsc_detect (определено в trans) | trans |  [Signal] | 
| dsc_flag (определено в trans) | trans |  [Signal] | 
| ieee (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Library] | 
| io_rdwr_lower (определено в trans) | trans |  [Signal] | 
| io_rdwr_upper (определено в trans) | trans |  [Signal] | 
| is_eof (определено в trans) | trans |  [Signal] | 
| is_eof_prev (определено в trans) | trans |  [Signal] | 
| is_sof (определено в trans) | trans |  [Signal] | 
| is_sof_prev (определено в trans) | trans |  [Signal] | 
| M_AXIS_RX_TDATA (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| m_axis_rx_tdata_xhdl0 (определено в trans) | trans |  [Signal] | 
| M_AXIS_RX_TLAST (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| M_AXIS_RX_TREADY (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| M_AXIS_RX_TSTRB (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| M_AXIS_RX_TUSER (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| m_axis_rx_tuser_xhdl1 (определено в trans) | trans |  [Signal] | 
| M_AXIS_RX_TVALID (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| m_axis_rx_tvalid_xhdl2 (определено в trans) | trans |  [Signal] | 
| mrd_lk_lower (определено в trans) | trans |  [Signal] | 
| mrd_lk_upper (определено в trans) | trans |  [Signal] | 
| mrd_lower (определено в trans) | trans |  [Signal] | 
| mrd_upper (определено в trans) | trans |  [Signal] | 
| NP_COUNTER (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| np_pkt_lower (определено в trans) | trans |  [Signal] | 
| np_pkt_upper (определено в trans) | trans |  [Signal] | 
| NULL_IS_EOF (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| null_mux_sel (определено в trans) | trans |  [Signal] | 
| NULL_RDST_RDY (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| NULL_RX_TLAST (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| NULL_RX_TSTRB (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| NULL_RX_TVALID (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| pkt_accepted (определено в trans) | trans |  [Signal] | 
| PROCESS_16(USER_CLK) (определено в trans) | trans |  [Process] | 
| PROCESS_17(USER_CLK) (определено в trans) | trans |  [Process] | 
| PROCESS_18(USER_CLK) (определено в trans) | trans |  [Process] | 
| PROCESS_19(USER_CLK) (определено в trans) | trans |  [Process] | 
| PROCESS_20(USER_CLK) (определено в trans) | trans |  [Process] | 
| PROCESS_21(USER_CLK) (определено в trans) | trans |  [Process] | 
| PROCESS_22(USER_CLK) (определено в trans) | trans |  [Process] | 
| PROCESS_23(USER_CLK, USER_RST) (определено в trans) | trans |  [Process] | 
| PROCESS_24(USER_CLK) (определено в trans) | trans |  [Process] | 
| reg_dsc_detect (определено в trans) | trans |  [Signal] | 
| reg_np_counter (определено в trans) | trans |  [Signal] | 
| reg_tlast (определено в trans) | trans |  [Signal] | 
| reg_tstrb (определено в trans) | trans |  [Signal] | 
| rsrc_rdy_filtered (определено в trans) | trans |  [Signal] | 
| std_logic_1164 (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Package] | 
| std_logic_unsigned (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Package] | 
| TCQ (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Generic] | 
| trn_in_packet (определено в trans) | trans |  [Signal] | 
| TRN_RBAR_HIT (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_rbar_hit_prev (определено в trans) | trans |  [Signal] | 
| TRN_RD (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_rd_DW_swapped (определено в trans) | trans |  [Signal] | 
| trn_rd_prev (определено в trans) | trans |  [Signal] | 
| TRN_RDST_RDY (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_rdst_rdy_xhdl4 (определено в trans) | trans |  [Signal] | 
| TRN_RECRC_ERR (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_recrc_err_prev (определено в trans) | trans |  [Signal] | 
| TRN_REOF (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_reof_prev (определено в trans) | trans |  [Signal] | 
| TRN_RERRFWD (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_rerrfwd_prev (определено в trans) | trans |  [Signal] | 
| TRN_RREM (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_rrem_prev (определено в trans) | trans |  [Signal] | 
| TRN_RSOF (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_rsof_prev (определено в trans) | trans |  [Signal] | 
| TRN_RSRC_DSC (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_rsrc_dsc_d (определено в trans) | trans |  [Signal] | 
| trn_rsrc_dsc_prev (определено в trans) | trans |  [Signal] | 
| TRN_RSRC_RDY (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| trn_rsrc_rdy_prev (определено в trans) | trans |  [Signal] | 
| tstrb (определено в trans) | trans |  [Signal] | 
| tstrb_prev (определено в trans) | trans |  [Signal] | 
| USER_CLK (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
| USER_RST (определено в axi_basic_rx_pipeline) | axi_basic_rx_pipeline |  [Port] | 
 1.7.4