Design Unit Hierarchy

Иерархия классов.

• cl_v6pcie_m1
  • v6_pcie
    • axi_basic_top
      • trans
        • axi_basic_rx
          • TRANS
            • axi_basic_rx_pipeline
              • trans
            • axi_basic_rx_null_gen
              • TRANS
        • axi_basic_tx
          • trans
            • axi_basic_tx_pipeline
              • trans
            • axi_basic_tx_thrtl_ctl
              • trans
    • pcie_reset_delay_v6
      • v6_pcie
    • pcie_clocking_v6
      • v6_pcie
    • pcie_2_0_v6
      • v6_pcie
        • pcie_pipe_v6
          • v6_pcie
            • pcie_pipe_misc_v6
              • v6_pcie
            • pcie_pipe_lane_v6
              • v6_pcie
        • pcie_gtx_v6
          • v6_pcie
            • gtx_wrapper_v6
              • v6_pcie
                • GTX_DRP_CHANALIGN_FIX_3752_V6
                  • v6_pcie
                • GTX_RX_VALID_FILTER_V6
                  • v6_pcie
                • GTX_TX_SYNC_RATE_V6
                  • v6_pcie
        • pcie_bram_top_v6
          • v6_pcie
            • pcie_brams_v6
              • v6_pcie
                • pcie_bram_v6
                  • v6_pcie
        • pcie_upconfig_fix_3451_v6
          • v6_pcie