Граф наследования:pcie_bram_v6:
Architectures | |
| v6_pcie | Architecture |
Libraries | |
| ieee | |
| unisim | |
Packages | |
| std_logic_1164 | |
| std_logic_unsigned | |
| vcomponents | |
Generics | |
| DOB_REG | integer := 0 |
| WIDTH | integer := 0 |
Ports | |
| user_clk_i | in std_logic |
| reset_i | in std_logic |
| wen_i | in std_logic |
| waddr_i | in std_logic_vector ( 12 downto 0 ) |
| wdata_i | in std_logic_vector ( width- 1 downto 0 ) |
| ren_i | in std_logic |
| rce_i | in std_logic |
| raddr_i | in std_logic_vector ( 12 downto 0 ) |
| rdata_o | out std_logic_vector ( width- 1 downto 0 ) |
Подробное описание
См. определение в файле pcie_bram_v6.vhd строка 65
Объявления и описания членов класса находятся в файле:
- pcie_src/pcie_core64_m1/source_virtex6/pcie_bram_v6.vhd
