| 
    DS_DMA 
   | 
 
| adr_low (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| carry0 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| carry1 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| dsp0 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Component Instantiation] | 
| dsp1 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Component Instantiation] | 
| n2 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| opmode (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| p2 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| port_a0 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| port_a1 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| port_b0 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| port_b1 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| port_c0 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| port_c1 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| port_p0 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| port_p1 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| pr_adr(clk) (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Process] | 
| pr_size(clk) (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Process] | 
| ram0 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Component Instantiation] | 
| ram1 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Component Instantiation] | 
| ram2 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Component Instantiation] | 
| ram_low (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Component Instantiation] | 
| reg410_wr (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
| subtract1 (определено в ctrl_dma_adr) | ctrl_dma_adr |  [Signal] | 
 1.7.4