DS_DMA
Generics | Ports | Libraries | Packages
ctrl_ram_cmd Entity Reference
Граф наследования:ctrl_ram_cmd:
ctrl_ram_cmd ctrl_ram_cmd_pb ctrl_ram_cmd_pb ctrl_ext_ram ctrl_ram_cmd_pkg ctrl_ext_ram block_pe_fifo_ext ctrl_ext_ram_pkg block_pe_fifo_ext block_pe_fifo_ext_pkg pcie_core64_m1 pcie_core64_m4 pcie_core64_m6 pcie_core64_m1 pcie_core64_m4 pcie_core64_m6 pcie_core64_m1_pkg pcie_core64_m2 pcie_core64_m4_pkg pcie_core64_m5 pcie_core64_m6_pkg pcie_core64_m7 pcie_core64_m2 pcie_core64_m5 pcie_core64_m7 pcie_core64_m2_pkg pcie_core64_m5_pkg pcie_core64_m7_pkg

Полный список членов класса



Architectures

ctrl_ram_cmd  Architecture

Libraries

ieee 
unisim 

Packages

std_logic_1164 
std_logic_arith 
std_logic_unsigned 
vcomponents 
ctrl_ram_cmd_pb_pkg  Package <ctrl_ram_cmd_pb_pkg>

Generics

is_dsp48  in integer := 1

Ports

reset   in std_logic
clk   in std_logic
 Тактовая частота ядра - 250 МГц
aclk   in std_logic
 Тактовая частота локальной шины - 266 МГц
dma_chn   in std_logic
reg_ch0_ctrl   in std_logic_vector ( 7 downto 0 )
reg_ch1_ctrl   in std_logic_vector ( 7 downto 0 )
reg_write_E0   in std_logic
dma0_transfer_rdy   out std_logic
dma1_transfer_rdy   out std_logic
dmar0   in std_logic
dmar1   in std_logic
request_wr   out std_logic
 1 - запрос на запись в регистр
request_rd   out std_logic
 1 - запрос на чтение из регистра
allow_wr   in std_logic
 1 - разрешение записи
pf_repack_we   in std_logic
pf_ram_rd_out   out std_logic
ram_adra_a9   out std_logic
ram_adrb   out std_logic_vector ( 10 downto 0 )

Подробное описание

См. определение в файле ctrl_ram_cmd.vhd строка 83


Объявления и описания членов класса находятся в файле: